微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于clock route后的skew

关于clock route后的skew

时间:10-02 整理:3721RD 点击:
我做完post CTS,做clock route之前的skew是0.05左右,但是做完了clock route后skew变成了0.22左右,timing没有什么vios,这还用调整吗?

跳变这么大。一般只要没有timing vioaltion就可以。可以检查一下clock transition

timing vios和drc vios基本上都修好了,但是感觉skew这么大会不会有什么问题?latency是2左右

可以不用调整

timing ok就行, route完skew会有变化的,

timing没问题就ok

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top