对于generated clock的source latency如何理解呢

对于一个clock ，它有 source latency (从PLL到clock definition port)和 latency (从clock definition port 到 FF 的 CK pin)；
请问下：对于 generated clock，它的source latency和latency从哪儿到哪儿呢?
master clock的 source latency 是否会叠加到 generated clock的source latency或者latency上

generate clock的source latency 是master clock定义pin到generate clock定义pin的delay
network latency 应该是generate 定义pin到dff CK pin的delay

那我如果用命令 set_clock_latency修改master clock的network或者source latency会不会影响gnerated clock的network和source latency呢

generate clock 的全部latency应该是master clock的source latency + generate clcok 的source latency + generate clock 的network latency
generate clcok和master clock是同一个clock域的，master clock的network latency 就包括generate clock network latency + generat clock的source latency
我的理解，欢迎大神指正

我做了下实验 发现用命令set_clock_latency改变 master clock的network或者source latency并不影响 generated clock的source和network latency；【generated clock的两种latency都没有改变】
你也可以做个实验验证下！

CTS之后master clock的latency会自动传播到generated clock上

你是在CTS后试验的吗?

cts之后，master clock的source latency还在(如果之前有设置的话)，network latency就不是我们之前设置的值了(在cts之前可以先remove掉network latency，cts之后就变成了skew了(真实的network latency)，)；那么 我想问：(1) cts之后master clock的真实的network latency会成为generated clock的source latency吗?
(2) cts之后 我用命令set_clock_latency 来改变master clock的network latency，改完后在查看下gnerated clock的source latency，为什么没有改变呢?master clock的network latency为什么不会影响gnerated clock的source latency呢?

你是通过什么方法查的，cts后clock tree使用的都是真实的delay，应该只能通过report timing之类的命令得到，你可以通过report_clock_tree看一下
这些设置都是相对于理想时钟的设置，如果你对generate clock做了单独设置，工具不会把他和master clock的latency做加减法的

用的命令是 report_clock_timing -skew
set_clock_latency修改master clock的latency确实不会影响generated clock的latency；

但实际电路中如果master clock的latency改变的话 确实是会影响generated clock的latency的

不知道工具为什么不这样考虑

CTS之会master clock的network latency会成为generated clock 的source latency。CTS之后利用的时传播时钟，set_propagated_clock [all_clocks],让工具自动去计算network latency，设置了这个命令后，之前设置的clock_latency不在有效。一般在CTS后就会把set_clock_latency删掉。这个已经没有用了。

又重新做了实验，应该是如下这样的：
(1) Cts之前如果设置了generated clock的source latency，那么cts之后工具不会将master clock的latency(实际的延迟)作为generated clock的source latency，如果之前不设置，那么cts后，工具会将master clock的latency作为generatedclock的source latency；

(2) 同master clock一样，如果cts之前设置了generated clock的latency，cts时工具会自动移除此latency；
Cts之前设置的master clock的source latency也会加在generated clock的source latency上：下面这个是cts之前设置master clock的sourcelatency为0时，cts之后得到的generated clock的情况，如果source latency设置为2，那么generated clock的max/min source latency都会加2；
(3) 在cts之前如果对master clock设置source latency，那么cts的时候不会将其移除，skew和没有设置source latency的时候是一样的；如设置的是2，那么skew=2.30-2.26=0.04，不设置的话，skew=0.30-0.26=0.04；且report_timing -group master_clock的时钟都是propagated的；如果cts之前设置了latency，那么在cts的时候，工具会自动移除此latency的；结果与没设置时的cts结果一样。

good good！

source latency不会对skew有任何影响，仅仅用来check timing