微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于PR后生成gds的简单问题,讨论

关于PR后生成gds的简单问题,讨论

时间:10-02 整理:3721RD 点击:
本人刚接触后端不久,初次做完PR,将生成的gds文件导入到cadence icfb virtuoso里面,进行DRC检查,会有问题。关于金属层的密度问题就不提了,可是为什么会有其他的错误呢?这个布局布线不是工具自动根据设计规则来完成的吗?为什么还会有这样那样的类似于连线间距之类的DRC错误呢?布线的时候工具就没有注意这些规则么?
我的问题可能会太基(无)础(聊),但还是希望前辈们给予讲解讲解。

没人理吗?

你首先要在icc或者encounter中check是否有DRC error。有可能你的design density太大或者其他原因造成congenstion的问题。

恩,多谢您的建议!我仔细看了下错误,大多是metal1之间的间距小了,并且集中在电源环四周(power ring),可能是最初布置电源环的时候,间距设置的有点小了。我在修改看看。
多谢多谢!

以cadence icfb virtuoso的结果为准,ICC中的报告不是很确切。而且你要分析一下这个DRC的原因,可以返回ICC中重新再route,有些DRC问题直接在virtuoso中修。

恩,我用的是encounter,不过都一样吧。

道理应该都一样的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top