微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC中set_timing_derate

DC中set_timing_derate

时间:10-02 整理:3721RD 点击:
请问各位大神,这个命令怎么用,是什么意思?帮助手册也看过了,英文的,不是很理解,新手,望赐教。

?新手,好像没见过这个命令,不是很常用吧,能否把英文解释贴出来

时序分析时用 给path 更紧的约束 具体就是 setup时加大data path延时或减少 clock path延时 hold时候反过来

仅仅用于时序分析?这时候不影响综合后的网表的?

综合之前用的话,就有可能影响综合后的网表

影响网表也是因为时序约束变了,不得不加大驱动,插入buffer什么的

小编,是指使用compile之前吧?

这位姐姐,你真是大牛,怎么什么都干啊,DC,calibre的专题中都有你的帖子

哎人手不够就什么都干喽

这位姐姐,求认识

不用管啊,后端的命令, dc完全可以不用,

你懂了吗

设置在compile之前吗?其实我是在想在这个task就设置这些,tool会尽力去opt,那么是不是该线看一下primtime的report在决定是否要用呢?

我最近也在做DC,但是感觉一些常规的用于Opt的commend的效果不是很好,也许是我知道的比较少,请问你常规都用那些?跪谢指教

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top