微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 随着工艺发展,DC用到的db越来越多,应该如何选取,clock又应该如何收紧

随着工艺发展,DC用到的db越来越多,应该如何选取,clock又应该如何收紧

时间:10-02 整理:3721RD 点击:
近期拿了套timing library,有121个corner
单单是选哪个是最差的library就做了好几次综合,最后是倒数第二worst的library综合出来的结果最好
然后尝试收紧clock,发现不管调大还是调小,优化出的时序都变差了
timing的结果都是pt跑出来做比较,这都是在apr之前的比较
想问下大家是选哪个library,和怎么调整clock来优化综合

什么工艺什么库,
一般用wcl,wc的库就行了,不管怎么千变万化
dc的timing就行了,没必要跑pt,apr,

ti65
121个库,里面居然有部分是没timing的

很old的库了,是SR60 这种把,
传统idm的 东西不如商业的好用,这也就是foundry越来越流行的原因

DC要收紧时序主要是靠合理的path group设置。当然不是DCT的话就别太关心时序了,反正也不准。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top