微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > lvs时候 power net missing

lvs时候 power net missing

时间：10-02 整理：3721RD 点击：

lvs的时候出现如上问题请问怎么解决呢

发整个report

解决了已经，是我的map文件里没有定义power net，后来我在layout中自己贴给power net贴了标签就好了

请教小编，LVS时添加的map文件是什么?

上一篇：Design import时出现Set input pin transition delay as 0.1ps
下一篇：求教，DC时序检查的时候根据什么确定用下降沿还是上升沿检查

lvs power missing 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top