微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求教异步时钟综合问题

求教异步时钟综合问题

时间:10-02 整理:3721RD 点击:
我知道在对异步时钟进行综合时,需要设置set_false_path,不让DC分析跨时钟域的路径,但是为什么不分析这些路径呢?是代码中需要对跨时钟域的部分进行同步处理吗?

现在的时序分析都是针对同步时钟的,
异步时钟要在代码中自己保证数据传输的正确

请教一个关于跨时钟域综合的问题。先谢谢了!
在跨时钟域的时候,控制信号我用了synchronizer,但是数据信号没有使用。在sdc文件中我设置了synchronizer的input为false path。请问数据信号怎么约束?如果不约束为不会有问题?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top