微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > read_verilog 和read_ddc

read_verilog 和read_ddc

时间:10-02 整理:3721RD 点击:
请问,用DC做完综合之后,做扫描链设计时,需要读入网表和ddc文件,还是只需读入其中之一就可?

ddc跟verilog只是格式不同吧,内容都差不多吧~

gooooooooooooooooooooooooooooooood

gooooooooooooooooooooooooof

gooooooooooooooooooood

不是第一次编译好以后,直接insert_dft,然后compile_ultra -incr -dft...就可以了么

ddc 会include SCANDEF
如果用.v 在吐出一个单独的SCANDEF 就OK了
DDC 更加方便一点

用DDC直接包含了sdc的时序信息,如果是,V的话,之前约束的时序不包含在里面。

SHDIOSAPHFOIDSAF

RTHYRTEHYRTEY

ZHHAOhaodongxi

icc
shixunbao

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top