微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助,pt中无法read_verilog的问题

求助,pt中无法read_verilog的问题

时间:10-02 整理:3721RD 点击:

最近遇到一个很纠结的问题在pt中进行sta
digit.v文件存在于data目录下,但是以下脚本会提示错误,无法读取digit.v文件
set vars(data_dir) "./data"
set search_path {. $vars(data_dir)}
read_verilog digit.v
如果我改成
set search_path {. ./data}
read_verilog digit.v
就可以正确读入,我实在想不通这是为什么啊?求助各位高手,快来帮帮我把

你这脚本写的真古怪!
感觉应该是你脚本里面data_dir这个变量设置不对才这样!

额,那个vars,是一个变量数组,这个应该是没问题。

TCL里面如果你用这个{}, 那么$vars(data_dir) 是不会被替换的. 你应该用""
最好结果都用echo看看

谢谢啊,问题终于解决了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top