微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 做lvs时关于SUBD层添加问题

做lvs时关于SUBD层添加问题

时间:10-02 整理:3721RD 点击:
最近做LVS遇到了问题,多个模拟IP的电源地接到PAD上,因为整个Layout有多个地,我就要SUBD层将模拟PAD覆盖,但是做LVS时,模拟PAD都会多认出一个GND出来,LVS过不了。估计是添加的SUBD层有问题,想问一下SUBD层该如何添加,依据是什么?有的说SUBD是区分衬底,有的说是区分电位的?请大牛指教?

SUBD其实只是为了骗过lvs而已 区分两个地
确认一个地,别的地 把nmos和对应的psub用SUBD框起来就行啦

是为了避免soft-connect的吧
如果只一个GND,那就不用画也可以

是多个GND,这个地方添加SUBD层,总是有错,PAD会多认出一个GND。不知道怎么添加,依据是什么

框住就行了,画个window

但是这些soft-connect也觉得只是lvs的问题啊。线路是一样的 SUBD又不是MASK。

按照电路中的GND的接法去区分吧
看看LVSrule中的相关描述就可知道

多认一个是什么概念
求图求真相

一般我画都是我自己指定哎 反正自己知道要框哪个就行了到上一层这些框就失效了

顶层会失效?为啥?



我也不清楚。但是确实就是。之前和同事分别做的cell 我们各自认的地也不是一致的。所以SUBD也圈的不一致。
但是到顶上就是没这个问题

如果这个layer存在的话,不管是当前level还是高一level,都应该是存在的,不能说你换了level,它就不见了,失效了,我觉得不是这样的

这个我也想了很久 唯一的解释可能是每一层的block对地的定义可以不一样 TOP的时候我是什么都没框 但是两个认不同地的cell确实共存了

你的底层level加了就管用
你到top level只显示SUBD看,肯定有,rule优先识别layer,然后再干别的

层次是在 但是确实不管用。搞不明白啊

不可能吧,你flat跑,和heri跑是一样的,因为layer是存在的

我都跑的啊。当然tapeout之前全跑过了 是一样的 就是没用啊。不可能也没用- -

应该是你没有框好,这一层是一定会被工具认的

不框好底下不过LVS的啊 上TOP干嘛

你是直接在LAYOUT上画的这一层,还是用cmd在runset中加的阿。cmd要考虑相对位置的问题的噢。这只是我个人看法,不一定就对



layout直接画

求问SUBD层如何添加?需要加DNW么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top