clock 怎样设置才能穿过ICG单元

我在RTL 中 手动例化 了 ICG 单元
综合 设置Dont touch 属性 并在ICG 的输出定义了 generated clock
在encounter 里面做clock tree
发现时钟没有穿过ICG 单元?
clock.ctstch 为encounter 自动生成，
throughpin 下面为空
问题：手动加ICG，master clock 不能穿过ICG cell?
或者还需要设置什么参数?
谢谢

没有人遇到过这种情况?

按理说， icg是自动穿过的， 不需要再icg 输出端写generated clock的，
只要在cts root端写即可
检查icg的E端是不是tie 到0了，导致icg关闭了， 或者有case analysis的设置

感谢icfb 的回复
问题已经解决，原因有点二，
icg和std cell 的timing lib 是独立的
在初始化的时候，忘记加icg timing lib（icg lef 加了的）
pnr 一直没有报错，而且也跑通了
就是时钟tree 一直都停在icg的clk端
后来详细检查log
加上ICG timing lib
就可以了

晕啊， can not resolve reference 你都不看的?
不是说没有error flow就ok的，
link 的log必须仔细检查的， edi里面有类似的信息的

吃一堑长壹智，
感谢您的提醒
继续努力