关于reset tree

困惑了，又来劳烦各位老大，以前用encounter的时候，我们都是把reset信号也做成tree（在CTS spec文件中定义），但iccompiler中，如果将reset 信号定义为clock是不允许的，（会出error）,请问我如何平衡这些reset 信号的skew 以及优化他们的fanout呢?

create_buffer_tree
compile_clock_tree -high_fanout_net

thankyou。请问这两个命令可以balance到各个RN端的skew吗

encounter里面根本就不需要用CTS来做reset tree
只要设定max cap/trans/fanout， optDesign时就自动做了
ICC应该有相同的概念

可是如果希望从模块的input port到各个RN的delay都差不多的话，只约束max cap/trans/fanout是不行的吧。

有这个必要吗?时序约束满足还不够吗?

我也不清楚，前端要求这样做的，以前encounter的时候，确实可以在cts spec里面设置成ClockNetName做成clock tree的。

前端说什么就做什么?！

复位也做skew 的balance吗?这不会浪费面积吗?
我还是同意小编的观点。

reset只要注意transition吧， latency只要相差不大就行
因为异步reset 就是在1~2个时钟周期里面reset，
不要求skew很小，reset tree在place或cts时候做都行的，
没啥关系

明白了。多谢各位。

各位大佬，我刚接触数字后端，很多问题还不清楚，请问max cap ,max transi，max fanout应该如何设置?根据什么?经验值?还是? 谢谢！

小编，您说的在place 和cts都可以做reset tree，能否赐教下操作步骤?非常感谢！

你可以再reset信号源头create一个clk，然后把reset后面的RN pin设成stop pin就可以了。
set_clock_tree_exceptions -stop_pins XXX

你可以再reset信号源头create一个clk，然后把reset后面的RN pin设成stop pin就可以了。
set_clock_tree_exceptions -stop_pins XXX

你好啊 encounter中 在spec文件中 加入什么命令 来定义high fanout net呢 多谢啦