reset 信号dc综合的时候如何约束

1.对于异步的input reset signal一般在dc综合的时候怎么处理呢?是在input port上声明false path,还是ideal network比较好?2.对于内部的softreset signal net，如果该reset net是组合逻辑驱动找不到pin,使用set_ideal_network -no_propagate internal_soft_reset_net_name，只能声明该net，而不能声明整个reset network,这时候会导致整个reset network会做timing check & drc,z这种情况下如果再使用set_dont_touch_net_work,虽然dc不会动整个reset network,但是还是会报timing check&drc,怎么处理啊?
3.input async reset & internal soft reset信号在综合的时候怎么处理?

false path/ideal network 设置目的是不一样的，false path是timing 相关，ideal network 是DRV相关
我建议设只设false path，让综合工具修DRV， 这个的目的是为了大概估计下面积。进P&R tool后把buffer tree删掉。让后端工具再去加buffer tree

input async reset 可以直接false path或者set_input_delay 0-clock xxx ，即一个很松的约束，
soft reset 可以用set_dont_touch_network 来约束，即和clock一样，里面也有-no_prop的意思，
一般clock，reset在综合的时候是dont touch的，即保持HFN不综合，后端来搞，而且不影响timing
你说的set_ideal_network 可以设个net，加上-no_prop，也许是你说的找不到pin的问题，