微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何找到design中所有的clock gating 的cell

如何找到design中所有的clock gating 的cell

时间:10-02 整理:3721RD 点击:
我想创建一个path group,就是clock gating的path group,那么如何找到design中所有的clock gating cell呢?
filter_collection [all_registers]。

ICG?
hope it can help you: get_cells -hier -filter

有两种方式:
1、通过ICG的attribute:get_cells -f "is_icg == true" -hier
2、通过ref_name:get_cells -f "ref_name=~CKLNQ*" -hier(一般用到的ICG类型有限,将他们加全就可以)

明白了 !

恩,谢啦,不过我查了,在ICC里面cell没有is_icg属性,只有clock_gating_logic这个属性。所以最后的命令为:
get_cells -filter "clock_gating_logic==true" -hierarchical

请问一下,我不太明白 这里为什么要加 -hierarchical 这个option。
我知道-hierarchical这个option是告诉工具要level-by-level的搜寻某个instance。
但是这里貌似没有这种必要吧,只不过是找到某些cell的属性匹配到我们指定的ref_name就可以。但是我尝试了一下,貌似这么着不行。
如果不加这个option工具会报出来如下信息:
Thepattern which you specified did not match any objects of the class
acceptable for this command.
就是说,没有这个hierarchical的option,工具是怎么搜索或者是匹配cell的。我想了解一下。

get_cell是只在当前层次去匹配,默认的貌似就是top了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top