微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > internal clock为什么不影响 input port to output port 这条path的时序

internal clock为什么不影响 input port to output port 这条path的时序

时间:10-02 整理:3721RD 点击:

手册上有对于input port to output path的setup检查有这样一句话:Notice that any internal clock latencies, if present, have no effect on the path report.




想问下为什么内部时钟的latency不会影响这条path呢,如果内部时钟有latency,那么数据到达output port的时间应该晚了啊,从而影响了setup的检查

哦 我想明白了,对于内部时钟来说,如果有latency,那么对于launch沿和capture沿都有latency,所以并没有改变data的到达时间,所以不影响input port to output port的path

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top