partition时的子模块引脚问题急急急急急急！

partition时的子模块引脚最后做完跑LVS好多问题，主要就是子模块划分时，我把RTL级时候的引脚全部保留了，但是实际做到版图时，有些会被优化，而我partition时，都保留了，没优化，然后这些引脚可能最后会悬空啊，或者一个net上有几个输出端，然后导致LVS出错。
那么在partition的时候引脚分配怎么分比较好?

partition level 最好是regin， regout，或者至少没有floating input，但是可以有floating output，

floating output现在导致的drc错误啊，比如out1=a，out2=a。out2悬空，out1输出，然后lvs就报错

插入feedthrough buffer