微波EDA网,见证研发工程师的成长! 2025婵犲痉鏉库偓妤佹叏閻戣棄纾块柟杈剧畱缁狀垶鏌ㄩ悤鍌涘04闂傚倸鍊风粈渚€骞栭锔藉亱闁绘劕鎼粻顖炴煥閻曞倹瀚�24闂傚倸鍊风粈渚€骞栭锕€绐楁繛鎴欏灩缁狀垶鏌ㄩ悤鍌涘 闂傚倸鍊风粈渚€骞栭銈傚亾濮樼厧娅嶇€规洑鍗抽獮鍥敆婵犲應鍋撻崸妤佺叆闁绘洖鍊圭€氾拷闂傚倸鍊烽悞锕傚箖閸洖纾垮┑鐘宠壘缁狀垶鏌ㄩ悤鍌涘
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > timing signoff时修setup和hold的步骤和方法

timing signoff时修setup和hold的步骤和方法

时间:10-02 整理:3721RD 点击:
如题。
各位讨论一下,timing signoff时修setup和hold的步骤和方法

fixsetup :
1) size up driver
2)insert buffer, fix transition
3) swap to LVT cell ( for multi-vt flavor design) ,
fix hold :
1) insert buffer , delay cells ,

谢谢小编的回复。
不过你说的都是具体fix timing的手段,也就是说我已经知道修哪些cell。那么比如说,在fix hold时,如何分析bottleneck在哪些cell上?
可否从方法学角度详细介绍下,如何修setup/hold呢?
非常感谢!

这是贯穿整个后端流程的大问题,如果能简单写清楚的话,后端工程师就都失业了

setup就是找那些cell delay或者net delay最大的cell或者net啊,
size这些cell,net,swap to lvt cell,
hold violation 可以从下面修:加buffer,delay cell
1) endpoint ,这个是最简单的,
2) setup slack最大的点
3) bottleneck点,就是经过它的violation path最多的点
一般就找1)就行了,有找2)3)点的时间,用1)已经修完了,
2)能保证不出现新的setup violation,

谢谢小编的解释
学习了

谢谢小编

谢谢小编,基本把fix timing的方法解释清楚了。不过有个疑问是 setup slack最大的path比较好找,但是在哪个地方插入delay cell呢?还有 neck point 如何找?

不过有个疑问是 setup slack最大的path比较好找,但是在哪个地方插入delay cell呢?还有 neck point 如何找?

现在的pt很强大,直接fix_eco_timing 即可, 不需要人工想了, 我那个帖子还是3年前的, pt还没那么厉害,



这个命令很强大啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top