微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 用vcs加密的verilog文件，可以用ncverilog仿真吗？

用vcs加密的verilog文件，可以用ncverilog仿真吗？

时间：10-02 整理：3721RD 点击：

用vcs加密的verilog文件，可以用ncverilog仿真吗?

BUXING

上一篇：.35um没走完starrc和pt sta流程，直接用astro导出sdf文件后仿，可行么？
下一篇：求助，encounter加inst的问题

加密仿真 vcs ncverilog verilog 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top