微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求教:vcs后仿真的问题

求教:vcs后仿真的问题

时间:10-02 整理:3721RD 点击:
小弟新人,最近在做一个项目,都是边学边做,代码写完后做了modelsim仿真,FPGA上做了功能验证,然后做了DC综合和用astro做了PR,没做过PT和后仿真,现在布局布线完后把gds文件 用calibre DRC和LVS了下,过了。在cadence里做数模混合仿真好慢好慢放弃了。
服务器上只有PT和vcs,没有形式验证工具,PT正在学。
请问vcs做后仿,具体是哪些步骤呢,因为找不到相关后仿真的教程,时间比较紧,劳烦大神们~
另:vcs后仿用的sdf和网表都是PR后由PR工具输出的吧?PT我知道很重要,但是我还在学,我会在流程中补上的,现在只是不明白vcs怎样做后仿真,万分感谢!

1.抽pr后的spef
2.pt读spef和网表得sdf
3.反标网表,vcs下作后仿

非常感谢!请问直接用PR dump出来的sdf和PR出来的.v 做后仿行吗,有sdf 的warning,貌似是什么负值。出来的波形输出不定态x

vcs +neg_check, 就是支持负时delay,没关系的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top