微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > icc中tielo tiehi 跟vss vdd短路的报告

icc中tielo tiehi 跟vss vdd短路的报告

时间:10-02 整理:3721RD 点击:


有人知道这个该怎么办吗?这是icc做verify_lvs以后出现的问题,感觉tielo 跟VSS是不应该接一起的,不知道为什么我这边是接一起了,我以前跑的项目都没这个问题的

有高手能回答下吗

现在发现是sram的本来要连到VDD或者VSS的Pin,现在既连到VDD或者VSS又连到tiehi或者tielo,这是什么情况啊

derive_pg_connection

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top