微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于design ware的memory问题

关于design ware的memory问题

时间:10-02 整理:3721RD 点击:
我在DC下综合一个DW_ram_rw_s_sdff的IP核,在design ware网站上找到的综合完看门级网表发现它还是基于logic & sequential cell开发的,不是通常的那种hard macro,是我的方法不对还是就是这样?
请问一下大家如果我想在encounter里,划出一块memory的地方,有什么可行的办法吗

顶一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top