微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 插入buf延时增加?缩小?

插入buf延时增加?缩小?

时间:10-02 整理:3721RD 点击:
在一条路径插入buf延时增加还是缩小?
1.增加原因貌似显而易见
2.缩小因为减小了互连线的长度
请前辈们指导

这个问题不错, 不同工艺还真不好说了

怎么不好说啊具体受到什么参数影响

看transition大小,如果很大,可能delay会变小。

昨天QQ不在,在这里回你吧
buf有两种,一种是增加delay的,一种是增加驱动能力的
delay的buf是起到增加延时的作用,增加驱动能力的buf是起到加速的作用,即减少延时。
我不清楚dc是什么样子的,但是后端布线的时候是这样的~

那怎么确定buf的类型?

我现在用的库大概有三种类型,BUF,DELAY,INV,
是不是BUF,INV就是增加驱动能力的,DELAY是增加延时的。
就单纯的根据名字判断,还是看他们具体的哪个(哪些)参数?

buf是增加驱动能力的,inv也是增加驱动能力的,delay是增加延时的,
但是buf面积大,驱动能力强,而且不会改变逻辑,
inv面积小,驱动能力没有buf强,而且会改变逻辑,因此一般是连续用2个
不过一般都是选用buf的类型,这个要看实际情况吧,看是否时序紧张

最近看书时,找到这个问题的答案了。QQ给你了

数字集成电路分析与设计--深亚微米工艺344页

Delay cell 双沿差异大,glitch严重,用的少,一般通过拖长绕线来增加延时

最近我也在跑dc,初次使用,用的是别人的环境,
只是时间紧,没时间去具体看命令,等项目闲下来了,就去学学~

能解释一下关于insert buffer 减小延时,解决transition 引起延时大的基本原理吗?

顶一个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top