微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > astro gds 导入cadence后VIA45有问题

astro gds 导入cadence后VIA45有问题

时间:10-02 整理:3721RD 点击:
电源环用 metal4 和metal5,gds导入cadence后,DRC,VIA45大了,其他都是正确的。改的话太多了。

tf不对

virtuoso中有个功能叫generation(名字不确定,主要是为了layer长缩),应该可以解决这个问题;

tf就是用的library 跟目录下的,我也打开看了。
M5_M4 VIA45 drawing METAL4 drawing METAL5 drawing 0.26 0.26 (110.520.52 center center) 0.06 0.06 _NA_
我在cadence里面打VIA45都是0.26的,但上面gds导进去的是0.36.

我是说astro的tf。看看两个是不是不一致。

嗯 这个问题已经解决了,确实是astro的 tf文件出了点问题,谢谢你啊。

Good job

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top