微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > .lib文件和.v文件中的时序要求不一样

.lib文件和.v文件中的时序要求不一样

时间:10-02 整理:3721RD 点击:




图一是.v文件,导入modelsim中用作时序检查,图二是.lib文件PT用作时序分析。但是他们的时序要求不一样,如保持时间要求。
这要作何处理啊?

没有找到对应的timing_arc?哈哈小编我是瞎猜的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top