微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微电子和IC设计
>
IC后端设计交流
> .lib文件和.v文件中的时序要求不一样
.lib文件和.v文件中的时序要求不一样
时间:10-02
整理:3721RD
点击:
图一是.v文件,导入modelsim中用作时序检查,图二是.lib文件PT用作时序分析。但是他们的时序要求不一样,如保持时间要求。
这要作何处理啊?
没有找到对应的timing_arc?哈哈小编我是瞎猜的
上一篇:
ICC中调整外围的IO,重新tapeout,但是core里的布局布线不想动,怎么弄?
下一篇:
ELC库表征
时序
相关文章:
关于用PT做静态时序分析的一些入门级问题
求助,下图中的时序约束在dc中如何实现
最近刚学DC,时序违例不知道怎么处理,求指导!
时序原件的recovery和removal时间是如何定义的
DC检查时序的问题
时钟树综合前的时序检查
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
Cadence最新推出了Innovus听说
求助:calibre pex问题!
set_dont_touch和set_dont_to
Cadence IC 617最新版,稳定
innovus中如何用dbGet命令get
求DRC关于metal slot违例解决
接地的逻辑 icc
dct或者icc里的 spg 到底如
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top