微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 急求:ICC floorplan之后报出的时序路径

急求:ICC floorplan之后报出的时序路径

时间:10-02 整理:3721RD 点击:



这是ICC floorplan之后报出的时序路径。
为什么ICC会插入图中红色圈出的这个单元的delay有0.46ns,这直接导致该条路径时序不满足,请问为什么会出现这种情况?该怎么避免这种大延时的单元插入?谢谢!

floorplan你担心啥 后面会optimize的吧

可是这会造成其余的次关键路径没法优化,另外,跑到后面place之后-0.4几的slack依然存在,并没有优化感觉,难道还要继续往后做吗?是不是哪里设置的不对,。

我有0.016的违例,不知道要不要修正
你有执行optimize_fp_timing么

有执行。

看你的pretiming是很难修的 有没有route的结果 贴出来

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top