微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > timing PATH 问题 请教

timing PATH 问题 请教

时间:10-02 整理:3721RD 点击:
assign Y = S ? B :A
always@(posedge Aclk) D <= Y ;
D , A :Aclk clock domain;
S , B :Another clock domain;
这种情况下, Timing analysis 的时候, A 到 D 的PAPH 会不会受 S 影响 , 还能被计算到 吗?

补充说明 , 对于 S, B 到 D的TIMING , 不是很关心。

不会受影响。 同时工具还会计算S到y的timing

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top