微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问，gf40nm下metal filler space最大能设置为多少而不会引起DRC错误

请问，gf40nm下metal filler space最大能设置为多少而不会引起DRC错误

时间：10-02 整理：3721RD 点击：

请问，
gf40nm下metal filler space最大能设置为多少而不会引起DRC中的density错误?
谢谢！

check drc rule

上一篇：timing PATH 问题请教
下一篇：i/o pads 和latch-up prevention有关系吗？

设置为大能 metal gf40nm filler 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top