DC综合后net名字有反斜杠怎么处理，求赐教！

采用DC综合后，出来的网标文件中，cell的例化名前面都有个反斜杠，而且定义的wire名字也有反斜杠，我裁剪了部分网标如下，请各位帮忙看下需要怎么设置能改变这样的信号命名方式
moduleAAA(xxxx , xxxx , xxxx);
inputxxxxxx；
output xxxx；
wire \add_x_1/net1,\add_x_1/net2,\add_x_1/net3,\add_x_1/net4,\add_x_1/net5,
net6，net7
HDR_XNOR2_2 \add_x_1/U20( .A1(\add_x_1/net1), .A2(\add_x_1/net2),.A3(\add_x_1/net3),.ZN(\add_x_1/net4) );
网表大致是上面的情况，当网表很大的时候信号名前面都有个add_x_1查找信号不方便
上面这儿cell应该是加法器中的一个器件，
请各位指点下，怎么能让cell的名字没有add_x_1的那部分，而只有U20，wire的名字只有net6net7这样的，需要在dc_setup如何设置，
跪谢！在线等回复

ding yi xia

dc_setup不会但是不知道用TCL写个脚本重排下行不行，还请楼下大牛也帮忙解答下

change_name -hier -rule verilog
compile之后，写出netlist之前，加上上面这句～～

楼上正解

感谢四楼的回答，加上change_name之后反斜线的问题是解决了
不过现在网表还有一些感觉不太合规则的，比如:一个bits的寄存器，网表中表示如下：
HDR_SDRN n_shift_reg_1_ ( .d() .se(),。);
HDR_SDRN n_shift_reg_2_ ( .d() .se(),。);
。
怎么能够变成
HDR_SDRN n_shift_reg[1] ( .d() .se(),。);
HDR_SDRN n_shift_reg[2] ( .d() .se(),。);
。
感觉用方括号括住数字的比较好，
我用define_name_rules -net(cellport) "a-zA-Z0-9_a-zA-Z0-9"
而且set_naming_style {%s[%d]}也不能达到目的，请问还需要设置什么吗?

name rule 来做

加上：
change_name -hier -rule verilog
cell 斜线去掉了，不过还是有几根信号中有斜线?那位知道解决方式，帮帮忙啊 ！谢谢！