skew占到clock周期的20％，插入buffer可fix hold， 但心里很纠结。

请问大大，skew控制在clock period 的 ?％比较理想? 我的design skew占到20％，开始有些hold violation， 插入buffer后
hold 已经修复。 但对于是否继续reduce skew， 心里很纠结， 因为看user manual讲工具reduce skew 会 slow clock path。
请大大给说说经验， 多谢啦。

timing满足了就得了，不要太在意skew了吧

因为看user manual讲工具reduce skew 会 slow clock path。
这完全不是问题啊.
skew不就是最长和最短latency 之差么?
reduce skew 通常不能减少最长latency , 但是它可以增大最短latency .
也就是slow clock path.
至于具体skew控制在百分之多少. 这真的没个定论. 都是经验值. 强烈依赖于规模, 工艺, 以及设计的结构.
如果时序上问题不大. 就不要硬扣那几个skew值.
毕竟这是global skew, 说不定local skew 根本没事呢.
应垫上去, 反倒让local skew悲剧了
时序才是检验一切的王道啊.

感谢大大， 受教了。 我说的这个skew就是local skew， global skew还要再大一些。
嗯， 听您的， 先看timing了。

学习了，，，，

skew都不用看的
只要timing满足，管他啥skew
有时候必要的skew还能有特殊的作用，
即useful skew来修setup time，

面试的时候遇到一个问题：面试官问，clock skew 大的比clock skew小的功耗大，为什么?说明clock skew并非没有影响。最后因为不会，所以没答上来。

当考虑skew的时候，hold时间要加上skew，因此skew越大，为了修复hold违例，插入的buffer越多，功耗也就也就越大，这是我的理解。

标题
为了修hold.clock skew越大则意味着hold插入延迟单元越多，同时导致一些setup路径则难以修复，时钟尽量平衡，除非一些特别的时序路径，难于修复采用借时钟的方式。