微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 问一个clock latency的问题

问一个clock latency的问题

时间:10-02 整理:3721RD 点击:

用的是encounter
1.clock信号,因为研究的原因吧,同时使用clk 和 clk_n
希望clk 和 clk_n有不用的latency,应该怎么设置?

2.sdc里面有set clock latency,uncertainty这类命令
cts的时候又有ctstch这个文件,文件里面有delay,skew,trans这些设置。
这之间有什么关系呢?是不是set clock xxx命令式cts之前需要的,根据这些设置进行p&r?
cts的时候依据ctstch文件进行cts?
ctstch里面的参数需要和set clock xxx要对应?

像第一个问题,在cts的时候还需要注意什么方面吗?

1 set_clock_latency是有-clock选项的
2 基本概念都去查一下吧,一般cts之后都是让工具自己计算的,但是由于存在jitter或者PR工具
trace clock和sign off工具存在差别等时候,uncertainty和latancy的设定还是有必要的。

这要回答第2个问题,CTS即是对sequ device做 clock tree balance.在此之前,sdc中对clock 的uncertainy,transition,latency均是预估出来的,cts后需要proprogate,目的是使工具得到当前CLOCK TREE 真实的transion,latency和skew,以使得route阶段能根据此信息做timing的optimazition。

学习一下!

encounter 据说会用两种CTS的, sdc driven & cts spec driven

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top