encounter/pt不一致的时序问题
时间：10-02
整理：3721RD
点击：
各位老大，
设计采用工艺TSMC0.18um，encounter PR完成，输出netlist、spef、sdf；pt读入netlist、spef，写sdf。
问题1）
1）encounter修完timing，输出的sdf和pt写的sdf，delay有差距。比如，比较其中cell delay，FF corner，DLY4NS（延时4ns单元），有80ps偏差。
2）PT报timing 无violation。网表仿真，有violation。同样FF corner，PT报timing路径和pt写sdf的cell delay有10%偏差。
请帮忙分析。谢谢。
设计采用工艺TSMC0.18um，encounter PR完成，输出netlist、spef、sdf；pt读入netlist、spef，写sdf。
问题1）
1）encounter修完timing，输出的sdf和pt写的sdf，delay有差距。比如，比较其中cell delay，FF corner，DLY4NS（延时4ns单元），有80ps偏差。
2）PT报timing 无violation。网表仿真，有violation。同样FF corner，PT报timing路径和pt写sdf的cell delay有10%偏差。
请帮忙分析。谢谢。
有经历过的 朋友，指点下。
ddddddddddd
附贴学习
学习~
为什么没有人回答啊
这个有很多人都出帖说过....encounter出的sdf文件没有spef和pt产生的sdf文件运算的准....
用TQRC...
PT是考虑了线负载线电容的，做出来的时序分析比较准确！