微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > encounter中导入sdc的一个问题

encounter中导入sdc的一个问题

时间:10-02 整理:3721RD 点击:
最近跑个小设计,以前没太注意的问题,现在开始考虑起来了

某设计,从dc出来后,修改了sdc文件,把operating_condition ideal_net的啥的都去掉,生成一个叫preCTS.sdc的文件。
在edi导入设计的时候,要填一个timing conf,很明显就是填这个了。
由于做了cts之后,preCTS sdc中对时钟的三个属性约束肯定是不能用了,也就把那些给注释掉,再另存成postCTS sdc。
这样设计就有两个sdc文件,一个是preCTS一个是postCTS。preCTS在import design时候就载进去了
但是做CTS时和之后,以后的optDesign的sdc应该都是postCTS,
问题来了,
怎么才能把这个postSDC载到设计,并且替换原来的preCTS。
我的载入方法是通过在cts时的命令 clockDesign -postCTSsdcFile postCTS.sdc;那么这样的载入方法是不是对以后的RouteDesign和optDesign -postRoute都有效果了?

补充下,
我记得有个unloadTimingConf和loadTimingConf的命令,这个好似也可以用的。

看来这方法是对的,我验证了。

小编请问一下~operation condition去掉以后,要用什么命令语句代替设置BC_WC模式呢?
就是在encounter中设置best case和worst case,先谢过·

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top