DC综合的若干命令,求解答!
2.set_max_fanout / set_fanout_load 与 set_load 有何区别联系?
3.是否可以附带解释一下,set_max_capacitance / set_max_transition ?
非常感谢?DRC的问题一直空扰我呀?总是想不通!还有这些是否与一些元器件的参数特性有关呀,比如TTL的输入负载/输出负载/输入阻抗/输出阻抗等等。
望牛人赐教!
max_fanout是个数啊,fanout_load的话比如cellA的输出连接cellB和cellC的输入,cellA的max_fanout是3,cellB的fanout_load是2,cellC的fanout_load也是2,那么2+2=4,就是违反了。set_load就是给输出加一个负载,计算延迟的时候会变大,就像加个output_delay似的吧。
capacitance就是设定输出端带的最大负载,transition是cell的输入输出端最大tansition要求。
man一下相关命令吧!
thank you a lot for your answer.
我还想再问几个:1.set_max_capacitance与set_min_capacitance 具体的物理意义是啥呀?
2.若考虑margin,capacitance 设置的小一点,transition设置的小一点,这种设法对吗?(好像不对),可以分析一下吗,非常感谢!
thank you a lot for your answer.
我还有几个问题:1.set_max_capacitance VS set_min_capaticance 具体在物理意义上有啥区?
2.if the load margin added to constraint scripts ,the capacitance and transition is also set smaller than normal . wrong or right?
thank you veriy much.
2楼说的基本正确,这些概念在DC User Guide上有说明,看看就知道了。
3Q,其实从来没用过DC
