微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 有关set_multicycle_path的疑问

有关set_multicycle_path的疑问

时间:10-02 整理:3721RD 点击:
set_multicycle_path -setup 3 -from FF1 -to FF2
set_multicycle_path -hold 3 -from FF1 -to FF2
这个timing的check是怎么处理的?
谢谢!

留足了hold margin啊

这个hold check的capture是第几个时钟沿?
谢谢!

应该是相对于launch edge 前移一个clk cycle

我也以为是这样,可是貌似不是。有人说是launch的下一个时钟沿。求解释!

hold设置的不对啊,应该是n-1

Synopsys®Timing Constraints and OptimizationUser Guide
hold check: M(setup number)-1-N(hold number)

我知道这个设置不对,我想问的是这样设置的话tool是怎么check的?
谢谢!

设成n-1是同沿check,那么n就应该是多一个时钟周期的margin

2/4/9楼正解


好吧,我被面试官坑了!我回答是比launch前一个时钟沿,结果他说不对,是后一个时钟沿,所以hold不能满足。

面试官说答案是launch的后一个时钟沿检测呀?那面试官到底懂不懂啊

方便透露哪家的嘛

还是个牛公司耶,电话面的,我是该怀疑我的听力还是面试官?我凌乱了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top