微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问关于 LVS 的严格程度的问题

请问关于 LVS 的严格程度的问题

时间:10-02 整理:3721RD 点击:
请问 LVS 的条件严格到什么程度呢?
为什么有的时候,报告中明显地显示有地方不一致,比如有一些net名字不知为何就不match,设计还能通过LVS,提示 The netlists match?

你觉得你比较一个GDS和一个网表,是去比较每一个net叫啥名字呢,还是去比较instance之间是怎么连接的呢?一个最简单的反相器,其I/O在网标中叫input/output,在GDS中你叫ii/OO,你觉得LVS会过么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top