求助一个面试时候问到的问题

今天去参加了个面试，有个问题我很纠结。
面试官问我：
如果前端设计一个锁存器，本意是希望锁存器带有复位端，但是综合出来没有复位端。前端人员要求这个锁存器是一定要有复位的。
请问，你要如何处理这样的问题?

前端设计问题，修改代码，哈哈

我就这么回答了，
一定还有别的办法吧?好纠结啊。

检查库里是否存在这样的单元?

2B面试官，问题描述不清，到底是前端代码问题，还是后端优化问题

这个问题确实有可能是因为latch自己不带rst，但是我感觉啊，这可能不是这个问题的重点。我也是猜他的意思，所以我说，可能要从代码入手吧。
感谢解答。若有新的思路，请继续讨论交流。

可否这样理解，如果是代码问题，那就改代码风格，但是如果是后端工具的问题，请问，能如何处理这样的问题，或者说约束可能哪里没有做好之类的。

我答的也是这个意思，就是rtl的风格可能不正确，按理说，always后面第一句if (！rst)之后再else，应该可以出一个复位端吧（除非lib里面真的没有带rst的latch或者dff），
至于你的说的自己搭一个复位逻辑，我不太清楚可不可行。是不是要在d端搭rst逻辑，那么d端原本的data功能应该也要保留吧，这样做应该还是需要前端的人再去设计，后端直接改可能会有些问题或者逻辑情况不清楚。
个人意见，欢迎讨论。

其实我个人意见就是rtl coding风格的问题，如果不希望修改rtl代码并重走前端流程的话，对后端netlist进行ECO不失为一个有效的办法

从后端出发：
1, 如果是前端代码设计问题，让前端改；如果是综合的问题，这个几乎不可能发生吧。
2，从verilog方面改，就不用你管了，如果是从cdl方面改，锁存器前面加与门，不管谁该，一切问题解决。

我对提这个问题的人感到好奇。
你确定你面试的是后端?这明显是前端的问题，改网表也是前端去改。