微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么我的stdcell在macro外面place呢?

为什么我的stdcell在macro外面place呢?

时间:10-02 整理:3721RD 点击:



如图!那里也没有设置placement blockage!
刚开始的时候die area设置的和macro边框大小一样,floorplan的时候提示我空间不够!
试了好久才知道stdcell没有place进macro里面!
什么情况会是这样的呢?

U字型macro吧?没有定义overlap obs

学到

请问陈大!该如何定义,ana_top frame我是用gds使用astro工具生成的!谢谢!

用Milkways加
或者直接vi lef

Milkway什么功能呢?没有使用过呢!指点一下吧!谢谢拉!

synopsys的物理库编辑工具

复制代码

ls是我lef代码,不知道有没有什么问题!我使用这个lef还是会有上面的问题!

ASTRO 打开block的framview,用layer192层随便画个框框,保存退出即可!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top