DFT仿真错误求教

小弟在用VCS做不带时序的DFT仿真时，发现定义的扫描链中，凡是掺有设计中function mode下的generated clock的scan chain，在shift in数据时都会出错，其他不含generated clock驱动的reg的scan chain则没有此问题。
我在插DFT时已经用定义的外部输入时钟去autofix了，并且设置了mix clocks以及插入lockup latch，插完之后用dft_drc查也是没有uncontrol reg的违例。
请问各位大神 这是怎么回事?

dump 出来waveform看一下， sim fail的原因很多。