微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > formality验证svf文件问题

formality验证svf文件问题

时间:10-02 整理:3721RD 点击:
大家好,
DC产生的SVF文件记录了DC将RTL转换成GATE的一些信息,我们在做Formality形式验证的时候,如果不读入SVF文件,

会导致很多unmatch的点和verification fail的点。

求教大家,假如我现在没有SVF文件,怎么才能使我的验证通过呢?

没有SVF,formality肯定跑不过。

请问一下,有些寄存器被DC优化掉了,综合出来可能变成一个常数0去驱动后边的电路,假如我现在没有svf文件的话,formality里面有没有相关命令能设置一下,让这种情况验证通过呢?

我也遇到这样的情况 怎么解决呢

那encounter出来后的netlist,没svf怎么做formality呢?

而且话说那svf也很好生成啊,一般都有才对啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top