微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 用verdi看网表能不能把总线合起来?

用verdi看网表能不能把总线合起来?

时间:10-02 整理:3721RD 点击:
用verdi看网表,可不可以把总线合成一根线?如果可以怎么设?
想用verdi看dataflow,但是线太多太杂,看得太难受了
另外,后端看前端过来的网表,想研究dataflow有什么好方法好工具没?

选中所要合并的信号线,然后点击 Signal -->Create Bus 即可; 可以在Bus Name处,重新命名!

点击哪啊,没找到,右键点击也没有啊、、、
我是用schematic看的图形界面

verdi的波形窗口

那是看波形不是看网表逻辑关系图啊,看网表不能这样是不?

creat bus

文件头上有creat bus

还是不明白,我现在是用verdi看网表的图形布局,怎么样可以把总线的各个单条线合到一起,这样我看网表时就能更清楚地看到data flow。
这个在verdi怎么可以实现?

creat bus

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top