微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助,代码中定了integer的情况的dc warning

求助,代码中定了integer的情况的dc warning

时间:10-02 整理:3721RD 点击:
求助,
代码中设计人员使用了integer变量
是为了在for语句中做自增循环
always @ (posedge clk) begin
if ( ~rst ) begin
for (i=0;i<4;i=i+1)
data[i] <= 8'h00 ;
end
else .......
end
求助,dc报告warning:start with2000.11.1 release the presto verilog treats "integer" as signed ;synthesize result may not match earlier version of HDL compiler .
问题:warning中的treat as signed 是什么意思?对综合后的netlist有影响么?

问设计人人员。

你好,可以帮忙解释下这个warning的意思么?什么叫“treat as signed”

integer 类型为有符号数,reg类型为无符号数。

hi~你好
 用Integer在這個例子中,不會有影響。
 被當作Signed來對待,指的是MSB那一個bit是表示正負號。
 舉例而言同樣都是5bit,signed表示長度為-31~+31而unsigned表示的是0~63
你這段code i 只從0跑到4。
 而integer是32bit的signed,所以表示長度是夠的。
 安心的合成吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top