由于异步时钟域，后仿出现很多X，如何处理？谢谢

检查你的激励是如何提供的，是否从芯片顶层，是否后端提供了input_delay和output_delay等参数。而且也需要把异步路径挑选出来，让工具不关注这些导致的不定态，比如打两拍的第一拍寄存器，多比特数据在同步之前出现的不定态等等。

异步时钟域的第一级reg需要设置类似no timing check的指示 ，VCS中应该提供了相应的语句