微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Estimated I/O latency问题

Estimated I/O latency问题

时间:10-02 整理:3721RD 点击:

看Timing Constraints and Optimization User Guide时遇到一个不解的问题。
estimated I/O latency时,为什么对setup和hold分析会因input或output Paths而不同?
希望可以得到大家的指点。非常感谢!

将外部的delay看作一条普通的path来理解就比较清楚了。也就是说有一个虚拟的片外寄存器做为startpoint 或者 endpoint。

哦,谢谢您的解答。
可是为什么作为input或output Paths,工具会分析地不一样呢?
可能是我理解有问题,希望您能给予一些帮助。非常感谢!

哦,谢谢您的解答。
可是为什么作为input或output Paths,工具会分析地不一样呢?
可能是我理解有问题,希望您能给予一些帮助。非常感谢!

哎呀呀!不能就这么沉了啊。可能很简单,但是请讲解一下吧。谢谢各位了!

受教了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top