大家知道在DC综合时，怎么限制某个模块不插ICG？

把source clock net 设置成 set_dont_touch_network不行吗

比较笨的办法就是把这个模块单独综合，把自动插入clockgating选项关掉，然后再把网表合到上一层！