VCS仿真，DC后仿和PR后仿的问题
时间：10-02
整理：3721RD
点击：
大家好，小弟又有问题想请教各位。
我之前用modelsim将我的RTL代码做了前仿真，波形没有问题。
用DC综合了以后，DC报的timming rpt没有问题，输出综合后的sdf和netlist用vcs做仿真，testbench和前仿真的一样，但是波形前面正确，到某一处输出就全都相继变x不定态了。vcs用的命令为vcs -gui -R top_tb.v +neg_tchk,用的库是smic18_neg.v，sdf反标进testbench中的。
将DC后的网表用astro布局布线，时序约束一样，没有violation后，输出PR后的.sdf和.v，同样在vcs后仿，testbench和vcs命令都相同，这回波形就没有问题，且PR后的仿真加不加sdf以及timming check与否，波形都没有问题。
请问这可能是什么原因造成的?谢谢大家！
我之前用modelsim将我的RTL代码做了前仿真，波形没有问题。
用DC综合了以后，DC报的timming rpt没有问题，输出综合后的sdf和netlist用vcs做仿真，testbench和前仿真的一样，但是波形前面正确，到某一处输出就全都相继变x不定态了。vcs用的命令为vcs -gui -R top_tb.v +neg_tchk,用的库是smic18_neg.v，sdf反标进testbench中的。
将DC后的网表用astro布局布线，时序约束一样，没有violation后，输出PR后的.sdf和.v，同样在vcs后仿，testbench和vcs命令都相同，这回波形就没有问题，且PR后的仿真加不加sdf以及timming check与否，波形都没有问题。
请问这可能是什么原因造成的?谢谢大家！
要看X是从哪个地方产生的吧，追溯一下