综合时序约束的问题，求教大神解答

要做单片机，最近看DC的东西，了解到输入输出端口的时序约束非常重要，请问怎么进行约束呢，内部模块的管脚怎么约束时序呢，组合逻辑需要怎么的特殊设置吗，比如虚拟时钟?
可能一下问的太多了，希望高手们略微指点一二，慢慢讨论

一般端口的约束按照时钟周期的70%来约。