微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于false path

关于false path

时间:10-02 整理:3721RD 点击:
我在func sdc 里merge dft 的port时,不对他们进行约束,直接false path可以吗?

不好,虽然DFT port上时序很松,依然需要约束,比如strobe的时间

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top