微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何优化固定接0/1的Mux?

如何优化固定接0/1的Mux?

时间:10-02 整理:3721RD 点击:

如图所示,由于前端综合没做好,iClk上接了很多的Mux,这些Mux的delay很大,如果替换成Buf,delay会小很多。
请问大牛们,在PR过程中,有什么很好的方法没?




Green Mux can be repalced as Buf,YellowLogic can be removed。

顶下, 别沉了。
大牛们,给点帮助啊。
由于后期接手这个tile,代码已经固定,现在FE的人不愿意再次综合。都是这种mux,我的timing很难搞啊。

实在不行,就写个脚本,替换cell很容易的

多谢陈大的回答。我写脚本抓取出这些cell,发现这些Mux就50来个,而且前面的yellow logic并不是完全可以被remove掉的,有些是有用的。
好在Mux不多,所以手工打造并balance好有这些Mux的时钟iClk等,现在差不多了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top