请教v2lvs中的奥妙

曾在设计中发现，如果存在如N383，n383的net，用v2lvs转后的网表中将这两条线给短成一条，当然layout和vnet都没有问题的，只是生成的spice的网表错了，这样就造成大批的LVS错误
目前是修正DC的name rule去规避；不知道v2lvs时怎么可以解决这个问题?

不会啊， verilog缺省就是大小写敏感的，
runset里面进行 case sensitive比较即可啊， lvs就会认为是2个net了，

原来如此，我总把原因归结到v2lvs的产生上，没有考虑到calibre的compare上。
多谢了！
摘抄部分文字，共后来人参考：
SVRF keywords are always case_insensitive, cell names and file names are case_sensitive, net names may or may not be case_sensitive, depending on the setting in the rule file. In general, all other elements in an SVRF rule file are not case-sensitive.

一般是
LVS COMPARSE CASE NAMES
LAYOUT CASE YES
SOURCE CASE YES
即可， 就是区分大小写不一样的net，cell等

嗯嗯，已经通过了
实际问题，在纯数字的没问题，如果在数模混合的时候，模拟那边就会有问题
不过还是知道了如何处理了

先把模拟那块BOX 做起来，看看
如果整个能过，说明模拟数字接口没问题，然后再去掉box，
如果还有，看看具体问题，比如模拟的器件管子有可能和数字的一样的名字，但是layout上不一样，
最好给这些元件加个前后缀，比如 ana_ ，来和数字的区分，
然后模拟电源是不是独立的， 和数字分开了吧

嗯嗯，受教了

calibre设 case的问题

还是不太明白~
为什么不去管v2lvs，只管calibre的compare啊?
v2lvs出来的网表不分大小写错了，这才是主要问题啊?
我也是遇到这问题，不知道怎么解决~

可以在DC中把N/n屏蔽掉