微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 问一个Formality的问题,达人请进

问一个Formality的问题,达人请进

时间:10-02 整理:3721RD 点击:
我用formality工具对RTL代码和综合后网表进行验证,会出现很多不匹配点,svf文件我已经读入了,但还是有很多不匹配。
请问该如何去查找不匹配的原因? RTL代码读入之后被转化成了布尔函数库,很难和RTL代码本身联系起来。

debug_ cell_name?
report_truth_table

造成不匹配的原因很多啊,需要你具体的报告才能分析,具体的unmatch报告最好提供

formality 有些关键设置都做了吗?比如:
set verification_inversion_push true

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top